您的位置：首頁 > 技術(shù)文獻(xiàn) > 解決方案 > 如何解決線路板在高速設(shè)計(jì)中信號的完整性問題
關(guān)于線路板信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。
數(shù)據(jù)來源：http://www.kbrfpc.com
關(guān)鍵詞：線路板設(shè)計(jì)
① 凡本網(wǎng)注明"來源：易推廣"的所有作品，版權(quán)均屬于易推廣，未經(jīng)本網(wǎng)授權(quán)不得轉(zhuǎn)載、摘編或利用其它方式使用。已獲本網(wǎng)授權(quán)的作品，應(yīng)在授權(quán)范圍內(nèi)
使用，并注明"來源：易推廣"。違者本網(wǎng)將追究相關(guān)法律責(zé)任。② 本信息由注冊會(huì)員：深圳市卡博爾科技有限公司 發(fā)布并且負(fù)責(zé)版權(quán)等法律責(zé)任。
易推廣客服微信
