產(chǎn)品展示
供應臺灣孕龍邏輯分析儀
點擊次數(shù)：0發(fā)布時間：2020/5/19 11:06:25
更新日期：2020/5/19 11:06:25
所 在 地：中國大陸
產(chǎn)品型號：LAP-C(322000)
相關標簽：LAP-C(322000)邏輯分析儀
優(yōu)質供應
詳細內(nèi)容
 | 具有外部按鈕執(zhí)行邏輯分析儀取樣功能 |
| 在孕龍邏輯分析儀的硬件上，有一個START的按鈕，當邏輯分析儀軟件在開啟的狀態(tài)，可利用此按鈕來讓邏輯分析儀執(zhí)行取樣的動作。此按鈕能讓您更快速的操作邏輯分析儀取得被測物的資料。 |
| 壓縮技術 |
 |  | ||
| 孕龍科技推出波行壓縮技術，可以在不增加內(nèi)存的狀況下獲取更長的波形資料。For Example：設定內(nèi)存深度為1M，取樣率為50MHz。未開啟壓縮功能時僅可擷取20.972ms，若開啟壓縮功能后，以同樣記憶深度為1M，取樣率為50MHz進行取樣，則可以將波形時間增加至3.999s，大大的提升了擷取數(shù)據(jù)量。 | |||
| 信號濾波延遲 |
 |  |  | |
| 孕龍科技推出了信號濾波延遲技術，信號濾波功能可以將訊號進行條件式的擷取，如下圖所述，將A1通道設定濾波條件為高準位，透過上下并列窗口的比較可明顯看出兩者間的差異，而信號濾波延遲則是能夠將信號濾波的條件更加靈活化，使用者可自行設定過濾的時間狀態(tài)。 For Example：客戶端有一組DUT出現(xiàn)Bug，Bug的內(nèi)容是當程序讀取的時候可能會出現(xiàn)讀取錯誤的情況，此時就可以利用信號濾波延遲進行條件式的擷取，藉此進行Bug分析 （讀取狀態(tài)為0X5A、讀取命令周期為10us）透過信號濾波延遲功能，邏輯分析儀就可以只針對當0X5A的數(shù)值出現(xiàn)后僅擷取命令時間10us，進而分析Bug的發(fā)生問題。 | |||
| 觸發(fā)分頁技術 |
 |  | ||
| 孕龍邏輯分析儀加入了觸發(fā)分頁(Trigger Page)的技術，Trigger Page簡單的說就是將連續(xù)又漫長的訊號數(shù)據(jù)分頁。 以目前所設定的內(nèi)存長度為一頁，觸發(fā)點的所在即為頁，分析完頁的數(shù)據(jù)后，只要被測物的數(shù)據(jù)每一次都是相同的，且觸發(fā)狀態(tài)設定不變，就可以將Trigger Page設為2再重新啟動邏輯分析儀，待邏輯分析儀停止擷取數(shù)據(jù)且完成顯示時，波形顯示區(qū)內(nèi)的內(nèi)容即為第二頁的數(shù)據(jù)，第二頁的數(shù)據(jù)就是緊接著頁結束后的數(shù)據(jù)。 For Example：設定記憶深度為32K、取樣率為200MHz，設定觸發(fā)分頁為1，所擷取訊號的結束點為147.465us，而數(shù)據(jù)為0X47的前半段，再以相同記憶深度與取樣率進行擷取，設定觸發(fā)分頁為2時，所擷取訊號開始點為觸發(fā)分頁1時的結束點147.465us，此時可看見資料0X47的后半段。 | |||
| 觸發(fā)次數(shù)計算 |
 |  | ||
| 孕龍邏輯分析儀加入了觸發(fā)次數(shù)計算（Trigger Counter）的技術，Trigger Counter，的功能是將有一個以上符合觸發(fā)值的被測信號，使用者可決定觸發(fā)點是要在第幾個符合觸發(fā)設定的位置進行觸發(fā)， 次碰到觸發(fā)的設定狀態(tài)時就觸發(fā)Trigger Counter就要設定為1（預設），第三次碰到觸發(fā)的設定狀態(tài)時才觸發(fā)Trigger Counter就要設定為3，依此類推。 | |||
| 內(nèi)存分析 |
 | |||
| 孕龍邏輯分析儀加入了內(nèi)存分析功能(Memory Analyzer)，針對總線中有使用ADDRESS的類別，如IIC、HDQ、3-WIRE、PM、SM、IIC(EEPROM 24LX)…等等，能夠將總線中的ADDRESS、READ/WRITE、DATA狀態(tài)記錄于內(nèi)存分析表中，讓使用者進行總線分析時也能夠針對ADDRESS、READ/WRITE、DATA加以記錄分析。 | |||
| 總線協(xié)議分析實例 – IIS總線協(xié)議分析譯碼 |
 |  | ||
| 孕龍科技的I2S總線分析模塊，可幫助使用者進行I2S總線分析，透過譯碼模塊可將訊號中的Data-L及Data-R數(shù)值直接顯示于屏幕上，孕龍科技IIS總線分析模塊可依照待測I2S訊號格式讓使用者選擇Data bit長度為16、20、24、32 bits，方便使用者面對各種不同的I2S訊號均能順利分析。 | |||
| ||||||||||||||||||||
| ||||||||||||||||||||||||||||||||||||||||||||||||||||
