Xilinx® Alveo™ U50 數(shù)據(jù)中心加速卡可為金融計(jì)算、機(jī)器學(xué)習(xí)、計(jì)算存儲(chǔ)以及數(shù)據(jù)搜索與分析工作負(fù)載提供優(yōu)化加速。Alveo U50 卡采用賽靈思 UltraScale+™ 架構(gòu)，率先使用半高半長(zhǎng)的外形尺寸和 低于75 瓦的低包絡(luò)功耗。該卡支持高帶寬存儲(chǔ)器 （HBM2），每 100G 網(wǎng)絡(luò)連接

主要性能和優(yōu)勢(shì)

旨在實(shí)現(xiàn)高性能和高效率

• 8GB HBM 內(nèi)存和 PCIe Gen4 互連可實(shí)現(xiàn)速度更快的應(yīng)用性能

• 通過(guò)支持 4x 10GbE、4x 25GbE 或 1x 40GbE 或 1x 100GbE 的 100G 網(wǎng)絡(luò)，實(shí)現(xiàn)低時(shí)延網(wǎng)絡(luò)功能

靈活應(yīng)變 — 加速任何工作負(fù)載

• 加速計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)工作負(fù)載

• 隨著工作負(fù)載和算法通過(guò)可重新配置的架構(gòu)（與固架構(gòu)不同）不斷發(fā)展，應(yīng)用性能得到了化

方便易用 - 云 <-> 本地靈活性

• 經(jīng)過(guò)精心構(gòu)建，可為在云端或本地部署（可互換）的解決方案擴(kuò)展架構(gòu)

Xilinx  Alveo  U30  R-R-XLX-A-U30 賽靈思加速器卡 

Xilinx  Alveo  U25  U25N  A-U25-P06G-POG-014  賽靈思加速器卡

對(duì)于構(gòu)建現(xiàn)代數(shù)據(jù)中心的云架構(gòu)師來(lái)說(shuō)，Alveo U25 所提供的是一款一體化 SmartNIC 平臺(tái)，真正在單個(gè)平臺(tái)上實(shí)現(xiàn)了網(wǎng)絡(luò)、存儲(chǔ)和計(jì)算加速功能的融合。

U25 SmartNIC 平臺(tái)依托于功能強(qiáng)大的 FPGA，能夠以效率實(shí)現(xiàn)在線硬件加速與卸載，同時(shí)可以避免不必要的數(shù)據(jù)傳輸與 CPU 處理。U25 編程模型既支持 HLS 和 P4 等高層次網(wǎng)絡(luò)編程抽象，也支持 Vitis™ 等計(jì)算加速框架，可實(shí)現(xiàn) Xilinx 及第三方加速應(yīng)用。

主要特性與優(yōu)勢(shì)

功能強(qiáng)大的 SmartNIC

U25 可提供超高吞吐量、小數(shù)據(jù)包性能和低時(shí)延。主機(jī)接口支持標(biāo)準(zhǔn) NIC 驅(qū)動(dòng)程序以及 Onload® 內(nèi)核旁路，可為網(wǎng)絡(luò)應(yīng)用加速提供基于 TCP 和數(shù)據(jù)包的 API。針對(duì)需要為數(shù)據(jù)包加蓋同步時(shí)間戳（單位數(shù)納精度）的應(yīng)用提供 IEEE1588v2 精確時(shí)間協(xié)議 (PTP)。

可編程架構(gòu)

U25 SmartNIC 內(nèi)置可編程 FPGA，用于處理所有網(wǎng)絡(luò)流。通過(guò)無(wú)縫嵌入的網(wǎng)絡(luò)加速功能和/或計(jì)算加速內(nèi)核，每個(gè)流都能單獨(dú)提供給主機(jī)和/或在硬件中傳輸，便于FPGA 內(nèi)的應(yīng)用處理。

面向硬件加速云的平臺(tái)

云服務(wù)提供商紛紛開(kāi)始部署 SmartNIC 架構(gòu)，以實(shí)現(xiàn)虛擬交換及服務(wù)的微觀細(xì)分（可隨 CPU 核數(shù)量和網(wǎng)絡(luò)鏈路數(shù)進(jìn)行線性擴(kuò)展）。U25 是業(yè)界款一體化 SmartNIC 架構(gòu)平臺(tái)，內(nèi)置“開(kāi)箱即用”的現(xiàn)成應(yīng)用。

Xilinx Alveo U55C  賽靈思高性能計(jì)算卡

Xilinx  Varium C1100 賽靈思區(qū)塊鏈加速卡

Xilinx賽靈思光纖網(wǎng)卡Xilinx賽靈思加速器卡Xilinx賽靈思計(jì)算卡Xilinx賽靈思編程電纜批發(fā)TEL:13910098771