數(shù)據(jù)輸出

數(shù)據(jù)率范圍

BSA85C

0.1 至 8.5 Gb/s

BSA125C

0.1 至 12.5 Gb/s

BSA175C

0.5 至 17.5 Gb/s

BSA286CL

1 至 28.6 Gb/s

格式

NRZ

極性

正�；蚍聪�

可變交叉點電平范圍

25 - 75%

碼型

硬件碼型

工業(yè)標(biāo)準(zhǔn)的 PRBS 碼型： 2n – 1，n=7,11,15,20,23,31 

RAM 碼型

128 位~128Mb。每個 A/B 頁面中 A 或 B 各有 32Mb，共兩組 A/B 頁面。 單頁面*大 128Mb

碼型數(shù)據(jù)庫

基于 K28.5 或 CJTPAT 碼型的 SONET/SDH, 光纖通道碼型；2n 碼型，n=3,4,5,6,7,9；2n 標(biāo)記密度碼型，n=7,9,23；其他

誤碼插入

長度

1、2、4、8、16、32、64長度突發(fā)序列

頻率

單個或者重復(fù)

時鐘輸出

頻率范圍

除另行指明外，上升時間測量值是從20%上升到80%的時間。這些技術(shù)數(shù)據(jù)是在20分鐘預(yù)熱后獲得的。技術(shù)數(shù)據(jù)如有變更，恕不另行通告

BSA85C

0.1 ~ 8.5 GHz

BSA125C

0.1 ~ 12.5 GHz 1

BSA175C

0.5 ~ 17.5 GHz 1

BSA286CL

1-28.6 GHz 1

1 時鐘輸出頻率在11.2 Gb/s以上的數(shù)據(jù)速率時÷2。

相噪

<-90dbc>

時鐘輸出分頻比

選項 僅STR （參見時鐘路徑細(xì)節(jié)如下。）

數(shù)據(jù)時鐘幅度和偏置

配置

差分輸出，差分每一路可獨立設(shè)置端接、幅度和偏置

接口

DC 耦合，50 歐姆反向端接，3.5mm 連接器。 可選校準(zhǔn)到 75 歐姆端接，其他阻抗通過面板輸入。 可更換的 Planar Crown® 適配器，可換為其他類型連接器。

預(yù)設(shè)邏輯電平

LVPECL、LVDS、LVTTL、CML、ECL、SCFL

端接電壓

可變，-2V~2V預(yù)設(shè)值： +1.5、+1.3、+1、0、–2 V、AC 耦合

允許的幅度、端接和偏置電壓

參見下圖。

 

允許的幅度擺幅在 0.25 - 2.0 V 之間；應(yīng)落在下圖陰影區(qū)域內(nèi)部。 例如，SCFL 使用 0 V 端接，在大約 0 V 和 –0.9 V 之間運(yùn)行。如圖中虛線箭頭所示，它落在工作范圍內(nèi)。

 

數(shù)據(jù)時鐘波形性能

上升時間

25 ps max，23 ps 典型值 （10-90%），1 V 幅度，8.0 Gb/s 速率

抖動

BSA85C

≤12 psp-p TJ （@8.0 Gb/s） 典型值

≤700 fs RMS 隨機(jī)抖動 （@8.0 Gb/s） 典型值

BSA125C, BSA175C

<500 fs RMS 隨機(jī)抖動 （@10.3125 Gb/s） 典型值l

BSA286CL

≤8 psp-p TJ （@28.05 Gb/s） 典型值

≤300 fs RMS 隨機(jī)抖動 （@28.05 Gb/s） 典型值

1 Measured at designated rate with PN15 pattern, BER 10-12.

時鐘/數(shù)據(jù)延遲

范圍

以下情況全部大于 1 比特周期

≤1.1GHz

30 ns

>1.1GHz

3 ns

分辨率

100 fs

自校準(zhǔn)

在時間測量時，當(dāng)溫度或者比特率改變，推薦進(jìn)行儀器自校準(zhǔn)。 校準(zhǔn)過程小于 10s。